第 3 章：数据类型与运算符¶

// 与运算中的 x 和 z
0 & x = 0    // 与 0 相与，结果一定是 0
1 & x = x    // 与 1 相与，结果取决于 x
x & x = x    // 两个未知，结果未知

// 或运算中的 x 和 z
1 | x = 1    // 与 1 相或，结果一定是 1
0 | x = x    // 与 0 相或，结果取决于 x

// wire 的典型用法
wire [7:0] data_bus;       // 8 位数据总线
assign data_bus = a + b;   // wire 用 assign 持续赋值

// reg 的典型用法
reg [7:0] counter;         // 8 位计数器
always @(posedge clk)      // reg 在 always 块中被赋值
    counter <= counter + 1;

wire [7:0]  data;     // 8 位宽连线，data[7] 是最高位
reg  [15:0] address;  // 16 位宽寄存器
wire [0:7]  reversed; // 8 位宽，但 data[0] 是最高位（不推荐）

wire [7:0] byte_data;   // 8 位向量

// 位选择：取单个位
wire bit7 = byte_data[7];   // 取最高位
wire bit0 = byte_data[0];   // 取最低位

// 部分选择：取连续的一段
wire [3:0] high_nibble = byte_data[7:4];  // 取高 4 位
wire [3:0] low_nibble  = byte_data[3:0];  // 取低 4 位

// 声明一个 32 个单元的存储器，每个单元 8 位宽
reg [7:0] memory [0:31];

// 读写操作
memory[0]  = 8'hA5;    // 向地址 0 写入 0xA5
memory[15] = 8'h3C;    // 向地址 15 写入 0x3C

// 二维数组：4 行 × 8 列的存储器
reg [7:0] matrix [0:3][0:7];

// 三维数组（谨慎使用，综合工具支持有限）
reg [7:0] cube [0:3][0:3][0:3];

wire [3:0] a = 4'b1010;  // 4 位：1010
wire [3:0] b = 4'b0101;  // 4 位：0101

// 位运算：对每一位分别操作，结果仍是 4 位
wire [3:0] bit_and = a & b;   // 结果：4'b0000（每位分别与）
wire [3:0] bit_or  = a | b;   // 结果：4'b1111（每位分别或）

// 逻辑运算：将整个操作数视为真/假，结果只有 1 位
wire logic_and = a && b;       // a 非零(真) && b 非零(真) = 1
wire logic_or  = a || b;       // a 非零(真) || b 非零(真) = 1

wire [3:0] a = 4'b1010;
wire [3:0] b = 4'b0101;

// 基本拼接
wire [7:0] concat = {a, b};     // 结果：8'b1010_0101

// 拼接 + 部分选择
wire [5:0] mixed = {a[3:2], b}; // 结果：6'b10_0101

// 复制拼接
wire [7:0] dup = {4{2'b10}};    // 结果：8'b10101010
                                 // 等价于 {2'b10, 2'b10, 2'b10, 2'b10}

// 语法：条件 ? 真值 : 假值
assign y = sel ? a : b;  // sel=1 时 y=a，sel=0 时 y=b

// 嵌套条件运算符（实现多路选择）
assign y = sel[1] ? (sel[0] ? d3 : d2)
                  : (sel[0] ? d1 : d0);
// sel=11→d3, sel=10→d2, sel=01→d1, sel=00→d0